Комитет инженеров JEDEC, специализирующийся в области стандартизации электронных устройств, анонсировал публикацию спецификаций нового стандарта памяти DDR4. Целью его введения является обеспечение нового уровня производительности оперативной памяти, её надёжности и сокращения уровня энергопотребления. Глава подкомитета DRAM-пам
Архитектура DDR4 позволяет осуществлять предварительную выборку 8 бит данных за один такт (8n prefetch) с двумя или четырьмя выбираемыми группами блоков памяти.
Мне кажется, здесь использована неудачная формулировка. Естественно, что за каждый цикл шины выбирается не 8 бит всего, а 8 бит на каждую линию шины данных процессора. Поскольку ширина шины памяти у компьютеров архитектуры IA-32e еще со времен первого Pentim составляет 64 бита (при этом число самих шин равно числу каналов памяти), за каждый такт микросхемы ОЗУ выдают в буфер предвыборки шины этого самого канала 64 байта (512 бит) информации (8 бит или 512 - есть некоторая разница, правда?).
Как наверняка известно всем уважаемым участникам форума, это позволяет использовать микросхемы с частотой в 8 раз меньшей эффективной тактовой частоты шины. Или, что то же самое, в 4 раза меньшей её реальной тактовой частоты.
К слову сказать, DDR3 использует тот же самый механизм предвыборки, в то время как DDR2 выбирала в 2 раза меньше - 4n.
Поэтому память DDR4-2133МГц потребует модулей памяти с той же самой тактовой частотой, которые используются в DDR3-2133 или которые стояли в DDR2-1066 - 266 мегагерцовых.
Цитата:
Рабочее напряжение памяти составляет 1,2 В против 1,6 В в DDR3
Вообще-то стандартное напряжение памяти DDR3 - 1.5В, а не 1.6...
Цитата:
тактовая частота начинается с 2133 МГц против 1333 МГц и 1666 МГц в стандарте прошлого поколения.
Странно, что упоминается достаточно редкая и нестандарная DDR3-1666, вместо гораздо более распространенной и стандартной, по крайней мере для процессоров Intel, DDR-1600.
